[카테고리:] IT·AI

zHBM과 HBM5의 가장 큰 차이는 메모리 세대가 아니라 배치 구조에 있습니다.

HBM5는 기존 HBM 계열을 발전시킨 차세대 고대역폭메모리입니다. 반면 zHBM은 HBM을 AI 가속기 옆에 두지 않고 가속기 바로 위에 수직으로 쌓는 3D 시스템 아키텍처입니다.

삼성전자가 2026년 8월 FMS에서 공개한 zHBM은 양산 제품이 아닌 콘셉트 모델입니다. 삼성전자는 zHBM을 적용한 차세대 인터페이스 시스템이 HBM5 대비 약 8배의 성능, 10배 이상의 메모리 밀도, 3배의 에너지 효율을 목표로 한다고 밝혔습니다. 다만 이 수치는 판매 중인 제품을 대상으로 한 독립 벤치마크 결과가 아니라, 회사가 제시한 미래 시스템의 예상 성능입니다.

zHBM과 HBM5 차이 한눈에 보기

삼성전자는 2026년 3월 GTC에서 HBM5 아키텍처를 공개하며 1c D램 코어 다이와 2나노 파운드리 공정의 베이스 다이를 적용할 계획이라고 설명했습니다. 8월 FMS에서도 HBM5는 완제품 사양표가 아니라 ‘모델’과 기술 로드맵 형태로 전시됐습니다.

HBM5는 무엇인가

HBM은 여러 장의 D램 다이를 수직으로 쌓아 하나의 메모리 스택으로 만든 뒤, GPU나 AI 가속기와 넓은 인터페이스로 연결하는 메모리입니다.

기존 HBM 시스템은 보통 실리콘 인터포저 위에 AI 가속기와 여러 개의 HBM 스택을 나란히 배치합니다. D램 자체는 이미 수직으로 쌓여 있지만, 완성된 HBM 스택과 가속기는 수평으로 떨어져 있는 구조입니다.

HBM5는 이 기본 구조를 유지하면서 다음 요소를 고도화하는 방향입니다.

• 더 빠른 D램 코어 다이
• 더 미세한 파운드리 공정의 베이스 다이
• 더 높은 입출력 속도와 대역폭
• 발열을 밖으로 빼내는 열관리 구조
• 더 촘촘한 다이 연결을 위한 하이브리드 본딩

삼성전자가 공개한 계획에 따르면 HBM5에는 1c D램과 2나노 베이스 다이가 사용될 예정입니다. 삼성전자는 HBM5에 적용할 열관리 기술도 별도로 개발하고 있지만, 최종 용량·핀 속도·스택 수·소비전력·양산 시점 등은 2026년 8월 5일 현재 확정된 상용 사양으로 공개되지 않았습니다.

zHBM은 단순히 HBM을 더 높게 쌓는 기술이 아니다

zHBM을 기존 HBM보다 D램을 더 많이 쌓은 제품으로 이해하면 핵심을 놓치게 됩니다.

기존 HBM도 내부적으로는 여러 장의 D램을 수직 적층합니다. zHBM에서 새롭게 바뀌는 부분은 HBM 스택 전체와 AI 가속기의 관계입니다.

기존 구조는 다음과 같습니다.

HBM 스택 │ AI 가속기 │ HBM 스택

zHBM이 제시하는 구조는 개념적으로 다음에 가깝습니다.

HBM 스택
AI 가속기

메모리와 연산 칩을 위아래로 붙이면 가속기와 HBM 사이의 연결 길이를 줄이고, 같은 면적에 훨씬 많은 연결선을 배치할 가능성이 생깁니다. 삼성전자는 이 구조를 통해 대역폭과 전력효율을 높이고 대규모 AI 학습·추론의 데이터 이동 병목을 줄이겠다는 구상을 제시했습니다.

GPU 옆이 아니라 위에 쌓는 이유

1. 데이터가 이동하는 거리를 줄일 수 있다

AI 가속기는 행렬 연산을 빠르게 수행하더라도 필요한 데이터를 제때 받지 못하면 연산 장치를 쉬게 해야 합니다.

기존 2.5D 구조에서는 가속기와 HBM 사이에 인터포저 배선이 필요합니다. zHBM은 메모리와 연산 칩을 수직으로 연결해 배선 길이를 줄이고 더 많은 연결 지점을 확보하려는 구조입니다.

연결 거리가 짧고 연결선이 많아지면 다음과 같은 이점을 기대할 수 있습니다.

• 메모리 대역폭 증가
• 데이터 이동에 필요한 전력 감소
• 패키지 면적당 연산·메모리 밀도 향상
• 더 큰 AI 모델을 처리하기 위한 메모리 확장 가능성

삼성전자는 zHBM과 AI 가속기 사이에 별도의 맞춤형 IP를 넣을 수 있다고 설명했습니다. 고객이 필요로 하는 메모리 용량이나 가속기 기능에 맞춰 중간 연결 계층을 조정하겠다는 의미입니다.

2. 연결 밀도를 크게 높일 수 있다

칩을 수직으로 결합하려면 기존 마이크로범프보다 훨씬 촘촘한 연결 기술이 필요합니다. 삼성전자는 zHBM의 핵심 기반 기술로 차세대 웨이퍼 본딩을 언급했습니다.

하이브리드 본딩은 구리 배선과 절연막을 매우 정밀하게 맞붙여 칩 사이를 연결하는 기술입니다. 반도체 연구기관 imec은 웨이퍼 간 하이브리드 본딩이 높은 3D 연결 밀도와 작은 전기적 기생 성분을 제공하며, 메모리와 로직을 수직으로 결합하는 용도로 개발되고 있다고 설명합니다.

다만 하이브리드 본딩은 단순히 두 칩을 붙이는 공정이 아닙니다. 표면 평탄도, 구리 패드 정렬, 오염 제어, 웨이퍼 휨, 접합 강도와 수율을 모두 관리해야 합니다. 연결 간격이 좁아질수록 공정 난도도 높아집니다.

‘HBM5 대비 8배 성능’은 어떻게 읽어야 하나

삼성전자의 공식 발표에는 다음과 같은 수치가 포함됐습니다.

가장 주의할 부분은 ‘8배’입니다.

삼성전자는 zHBM 인터페이스 시스템의 성능이 HBM5보다 약 8배 높아질 것으로 예상한다고 밝혔지만, 공식 발표에는 다음 세부 조건이 공개되지 않았습니다.

• 순수 메모리 대역폭을 비교한 것인지
• 특정 AI 학습·추론 작업의 처리량인지
• 한 개의 HBM 스택과 전체 시스템을 비교한 것인지
• 동일한 전력과 용량 조건인지
• 실제 실리콘 측정값인지 시뮬레이션 목표인지

따라서 ‘zHBM 메모리 한 개가 HBM5보다 무조건 8배 빠르다’고 단정하면 안 됩니다. 현재 공개된 표현에 가장 충실한 해석은 zHBM을 적용한 미래 인터페이스 시스템의 목표 성능이 HBM5 기반 시스템보다 최대 약 8배 높다는 것입니다.

GPU 위에 메모리를 올리면 발열은 더 심해지지 않을까

그렇습니다. zHBM에서 가장 어려운 문제도 발열입니다.

AI 가속기는 높은 전력을 소비하며 많은 열을 발생시킵니다. 그 위에 여러 층의 메모리를 올리면 열이 냉각 장치까지 빠져나가는 경로가 길어지고, 좁은 면적에 전력과 열이 집중될 수 있습니다.

imec이 2025년 발표한 3D HBM-on-GPU 열 시뮬레이션에서는 별도의 열 완화 기술이 없는 3D 구조의 GPU 최고 온도가 141.7도까지 올라갔습니다. 같은 조건의 기존 2.5D 기준 구조는 69.1도였습니다. 다만 이 수치는 삼성 zHBM 제품의 측정 결과가 아니라, 미래형 HBM-on-GPU 구조를 가정한 연구 모델입니다.

imec은 냉각 구조, 실리콘 구성, HBM 배치, GPU 동작 주파수를 함께 최적화해 시뮬레이션상 최고 온도를 70.8도까지 낮출 수 있다고 분석했습니다. 이 결과는 zHBM 같은 구조가 불가능하다는 의미가 아니라, 메모리만 잘 만들어서는 완성할 수 없다는 사실을 보여줍니다.

zHBM이 실제 제품이 되려면 다음 요소가 함께 설계돼야 합니다.

1. HBM과 GPU 사이의 접합 구조
2. GPU 내부의 발열 분포
3. 메모리를 통과하는 수직 열전달 경로
4. 패키지 상단과 하단의 냉각 방식
5. 전력 공급 구조
6. AI 작업별 소비전력 제어
7. 본딩 공정의 수율과 장기 신뢰성

삼성전자가 발표한 ‘열저항 절반 이상 감소’도 이 문제를 해결하기 위한 기술 목표로 봐야 합니다. 실제 양산 제품이 나오기 전에는 냉각 방식과 사용 환경에 따른 검증이 추가로 필요합니다.

HBM5와 zHBM은 경쟁 제품인가

현재 공개된 정보만 보면 완전히 동일한 위치에서 경쟁하는 제품은 아닙니다.

HBM5는 메모리 제품의 세대이고, zHBM은 메모리와 가속기를 결합하는 방식입니다. 장기적으로는 HBM5급 또는 그 이후 세대의 메모리 기술이 zHBM 구조 안에 사용될 가능성도 있습니다.

삼성전자는 FMS에서 HBM4E, HBM5와 zHBM을 함께 전시했습니다. 이는 zHBM이 HBM5를 당장 폐기하고 대체하는 단일 제품이라기보다, 기존 HBM 로드맵 위에 더 강한 3D 통합을 추가하는 미래 아키텍처라는 해석에 가깝습니다.

공개된 사실과 아직 공개되지 않은 정보

공식적으로 확인된 내용

• 삼성전자는 2026년 8월 FMS에서 zHBM 콘셉트 모델을 공개했다.
• zHBM은 HBM을 AI 가속기 위에 수직으로 배치하는 구조다.
• zHBM과 가속기 사이에 고객 맞춤형 IP를 넣을 수 있다.
• 삼성전자는 HBM5 대비 약 8배의 시스템 성능을 목표로 제시했다.
• 메모리 밀도 10배 이상, 에너지 효율 3배, 열저항 절반 이하라는 목표도 발표했다.
• FMS 2026은 2026년 8월 4일부터 6일까지 미국 산타클라라에서 열렸다.

아직 확정되지 않은 내용

• zHBM 양산 시점
• 첫 고객사와 적용 AI 가속기
• 실제 제품의 메모리 용량
• 구체적인 대역폭과 입출력 속도
• HBM 스택 수와 적층 단수
• 냉각 방식
• 패키지 크기와 소비전력
• 수율과 가격
• ‘8배 성능’의 측정 방법
• HBM5와 zHBM의 최종 표준화 관계

보도자료에 나오지 않은 내용을 추정해 제품 사양처럼 받아들이기보다, 현재는 ‘3D HBM-on-accelerator의 구현 방향을 보여주는 기술 콘셉트’로 보는 것이 정확합니다.

삼성 차세대 HBM 공개 흐름

zHBM 관련 뉴스를 볼 때 확인할 체크리스트

• ‘성능’이 메모리 대역폭인지 AI 작업 처리량인지 확인한다.
• ‘8배’가 실제 측정값인지 개발 목표인지 구분한다.
• HBM5 제품과 zHBM 시스템 구조를 같은 개념으로 비교하지 않는다.
• 목업, 샘플, 고객 인증, 양산 제품을 구분한다.
• 메모리 밀도와 저장 용량을 같은 수치로 해석하지 않는다.
• 열저항 감소와 실제 동작 온도 감소를 구분한다.
• 삼성전자의 공식 수치와 독립 연구기관의 검증 결과를 분리해서 본다.
• 고객사와 출시 일정이 공식적으로 확인됐는지 살핀다.

핵심 요약

zHBM HBM5 차이는 ‘더 빠른 메모리 세대’와 ‘메모리 배치 자체를 바꾸는 3D 아키텍처’의 차이입니다.

HBM5는 D램 공정, 베이스 다이, 인터페이스와 열관리 기술을 개선하는 차세대 HBM입니다. zHBM은 그보다 한 단계 더 나아가 HBM을 AI 가속기 바로 위에 쌓아 데이터 이동 거리를 줄이려는 구조입니다.

삼성전자는 zHBM 시스템이 HBM5보다 약 8배 높은 성능을 제공할 것으로 예상하지만, 구체적인 측정 기준과 양산 사양은 공개하지 않았습니다. 현재 단계에서는 ‘8배 빠른 완제품’이 아니라, 발열·수율·본딩·냉각 문제를 해결해야 하는 미래 3D 메모리 콘셉트로 이해하는 것이 맞습니다.

FAQ

zHBM의 z는 무슨 뜻인가

삼성전자의 2026년 8월 공식 발표에는 알파벳 z의 정식 풀네임이 별도로 설명되지 않았습니다. 수평축이 아닌 수직축 방향으로 HBM을 쌓는 구조를 보여주지만, ‘z’를 특정 영문 표현의 약자로 단정해서는 안 됩니다.

zHBM은 HBM5의 다음 세대인가

단순한 세대 순서로 보기 어렵습니다. HBM5는 메모리 제품 세대이고, zHBM은 HBM과 AI 가속기를 수직 통합하는 시스템 구조입니다. 향후 HBM5 또는 후속 세대 메모리가 zHBM 구조에 사용될 가능성도 있습니다.

zHBM이 나오면 실리콘 인터포저가 사라지나

삼성전자는 zHBM이 기존의 수평 배치에서 벗어난다고 설명했지만, 실제 양산 패키지에서 인터포저가 완전히 없어지는지는 공개하지 않았습니다. 전력 공급과 다른 칩렛 연결을 위해 별도의 기판이나 중간 연결 구조가 사용될 수 있으므로 최종 패키지 공개가 필요합니다.

zHBM은 언제 양산되나

2026년 8월 5일 현재 삼성전자는 공식 양산 시점, 고객 인증 일정과 적용 제품을 발표하지 않았습니다. FMS에서 공개된 것은 콘셉트 모델과 기술 비전입니다.

zHBM의 8배 성능은 실제 측정값인가

공식 자료에는 측정 환경과 벤치마크 방법이 공개되지 않았습니다. 삼성전자는 zHBM을 적용한 차세대 인터페이스 시스템이 HBM5 대비 약 8배 성능을 제공할 것으로 ‘예상된다’고 표현했습니다. 실제 제품 성능으로 확정해서 해석하기에는 이릅니다.

출처 및 참고자료

1. 삼성전자, FMS 2026에서 차세대 3D 메모리 비전 공개, Samsung Global Newsroom, 2026년 8월 5일.
2. 삼성전자와 엔비디아, GTC 2026에서 HBM5 아키텍처 공개, Samsung Semiconductor Global Newsroom, 2026년 3월 17일.
3. Samsung Semiconductor at FMS 2026, Samsung Semiconductor, 2026년 8월 4~6일.
4. Future of Memory and Storage 2026 행사 안내, FMS, 2026년 8월.
5. Samsung Electronics launches next-generation AI memory technology, Reuters, 2026년 8월 4일.
6. Imec mitigates thermal bottleneck in 3D HBM-on-GPU architectures, imec, 2025년 12월 8일.
7. Wafer-to-wafer hybrid bonding: pushing the boundaries to 400nm interconnect pitch, imec, 2024년 2월 19일.
8. 삼성전자, HBM5 실물모형 첫 공개, 연합뉴스, 2026년 6월 2일.